FILM-FORMING METHOD BY METAL ORGANIC VAPOR PHASE DEPOSITION AND MANUFACTURE OF SEMICONDUCTOR LASER USING THE SAME

Publication number: JP2000260714

Publication date: 2000-09-22

ATSUI OAKI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

C30B25/02; H01L21/20; H01L21/205; H01S5/00; H01S5/227; H01S5/22; C30B25/02; H01L21/02; H01S5/00; (IPC1-7): H01L21/205; H01S5/227

- European:

C30B25/02; H01L21/20C; H01L21/205C; H01S5/227


Application number: JP19990060184 19990308 Priority number(s): JP19990060184 19990308 Also published as:


US6300153 (B1)

Report a data error here

Abstract of JP2000260714

PROBLEM TO BE SOLVED: To provide a film-forming method, capable of implementing a flat embedded profile by controlling an embedded profile in an atmospheric pressure MOVPE embedding selective growth. SOLUTION: In a film-forming method, wherein an InP layer having the (100) plane 22 and a higher-order plane 21, is subjected to an organic metal vapor phase deposition process step under atmospheric pressure, a raw material of In and a raw material of P are supplied, and the raw material of In is caused to surface-migrate for a long time period by keeping the growth temperature of a compound semiconductor layer at 600 deg.C or lower. As a result, the growth of the compound semiconductor layer at the plane 22 is promoted and asperities are converged, and hence a flat embedded profile is achieved.





Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-260714 (P2000-260714A)

(43)公開日 平成12年9月22日(2000.9.22)

(51) Int.Cl.7

識別記号

FI

テーマコート*(参考)

H01L 21/205

H01S 5/227

H01L 21/205

5 F O 4 5

H01S 3/18

665

5F073

審査請求 有 請求項の数7 OL (全 7 頁)

(21)出願番号

特願平11-60184

(22)出願日

平成11年3月8日(1999.3.8)

特許法第30条第1項適用申請有り 1998年9月15日 社 団法人応用物理学会発行の「1998年(平成10年)秋季第 59回応用物理学会学術講演会講演予稿集 第1分冊」に 発表 (71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 厚井 大明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5F045 AA04 AB12 AB17 AB18 AC19

AD09 AE29 AF04 BB16 CA12

DA53 DB02 DB05


5F073 AA23 AA74 CA12 DA05 EA29


(54) 【発明の名称】 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法

(57)【要約】

【課題】 常圧MOVPE埋め込み選択成長において、 埋め込み形状を制御し、平坦な埋め込み形状となる成膜 方法を提供する

【解決手段】 (100) 面及び高次面を有するInP 層を常圧下で有機金属気相成長させる成膜方法において、In原料及びP原料を供給し、前記化合物半導体層の成長温度を600℃以下に保つことによりIn原料の表面マイグレーション長くする。これにより、高次面における成長が促進されて凹凸形状が収束し、平坦な埋め込み形状となる。





10

20

【特許請求の範囲】

【請求項1】 III族元素及びV族元素からなり(100)面及び高次面を有する化合物半導体層を常圧下で有機金属気相成長させる成膜方法において、III族原料及びV族原料を供給し、前記化合物半導体層の成長温度を600℃以下に保つことによりIII族原料の表面マイグレーション長を長くすることを特徴とする成膜方法。

1

【請求項2】 前記成長温度が575℃~600℃であることを特徴とする請求項1記載の成膜方法。

【請求項3】 前記III族原料はInであり、前記V族原料はPであることを特徴とする請求項1又は2記載の成膜方法。

【請求項4】 III族元素及びV族元素からなり(100)面及び高次面を有する化合物半導体層を常圧下で有機金属気相成長させる成膜方法において、V族原料の供給圧力を6.2Torr以下とすることにより、III族原料の表面マイグレーション長を長くしながら前記化合物半導体層を成長させることを特徴とする成膜方法。

【請求項5】 III族元素及びV族元素からなり(100)面及び高次面を有する化合物半導体層を常圧下で有機金属気相成長させる成膜方法において、V族原料の供給圧力を0.65Torr程度とすることにより、II族原料の表面マイグレーション長を長くしながら前記化合物半導体層を成長させることを特徴とする成膜方法。

【請求項6】 III族元素及びV族元素からなり(100)面及び高次面を有する化合物半導体層を常圧下で有機金属気相成長させる成膜方法において、III族原 30料及びV族原料を供給し、前記V族原料の供給圧力を6.2 Torr以下とするとともに前記化合物半導体層の成長温度を600℃以下に保つことを特徴とする成膜方法。

【請求項7】 InP基板上に第1のマスクを選択的に 形成する工程と、前記第1のマスクに覆われていない前記 InP基板上に頂部及び側面部を有するダブルへテロ 構造部を有機金属気相成長法により形成する工程と、前記第1のマスクを除去する工程と、前記ダブルへテロ構造部の前記頂部に第2のマスクを形成する工程と、前記 40第1のマスクに覆われていた前記 InP基板及び前記ダブルへテロ構造部の前記側面部上に電流ブロック構造部を常圧下において600℃以下で有機金属気相成長法により形成する工程とを備える半導体レーザの製造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は有機金属気相成長(MO VPE)による成膜方法、及びこれを用いた半導体レー ザの製造方法に関し、特に常圧MOVPE法による選択 埋め込み成長法、及びこれを用いたを用いた半導体レー 50 ザの製造方法に関する

[0002]

【従来の技術】MOVPE法による選択埋め込み成長を用いた半導体レーザの製造は、狭幅選択成長技術を用いて基板をエッチングすることなく製造できる点を特徴としている。例えば、IEEE Photonics Technology Letters 9 (1997) p291には、減圧下でのMOVPEによる「全選択MOVPE成長埋め込み構造レーザ(ASM-BH-LD)」の作製例が示されている。この半導体レーザの製造方法を図6を用いて説明する。まず、図6(a)に示すように(100)n-InP基板51上に厚さ約100nmのSiOz膜52を常圧CVD法により堆積させる。

2

【0003】次に、図6(b) に示すように堆積させた SiO_z 膜52 をパターニングし、[011] 方向にマスク幅Wm=8 μ m、開口幅Wo=1. 5 μ mのストライプマスク53 を作製する。

【0004】次に、図6(c)に示すように開口領域54に多重量子井戸構造(以下「MQW構造」と略す)部55を含むダブルヘテロ構造(以下「DH構造」と略す)部56を減圧下において選択MOVPE成長により作製する。MQW構造部55のうち、ウエル層57は、0.7%圧縮歪み・膜厚5nmのInGaAsP層、バリア層58は、膜厚8nm・発光波長1.13μmのInGaAsP層で、MQW構造部55の上下に膜厚60nm・発光波長1.13μmのInGaAsPーSCH層59を配している。

【 0 0 0 5 】次に、図 6 (d) に示すように D H 構造部 う 5 6 頂上のみにセルフアライン的に S i O₂マスク 6 0 を形成する。

【0006】次に図6(e)に示すようにこのSiO2マスク60を利用してp-InP(キャリア濃度 3×1 0¹'cm⁻³、膜厚0.75 μ m)61、n-InP(キャリア濃度 7×10^{17} cm⁻³、膜厚0.7 μ m)62、p-InP(キャリア濃度 3×10^{18} cm⁻³、膜厚0.10 μ m)63を順次、選択MOVPE成長し、電流ブロック構造部64を作製する。

【0007】次に図6(f)に示すように SiO_2 マスク60を除去した後、p-InPクラッド層65、 $p^+-InGaAs$ コンタクト層66を成長する。

【0008】最後に図6(g)に示すように基板51側、コンタクト層66側それぞれにn型電極67、p型電極68をそれぞれ形成して、DC-PBH構造69を作製する。

【0009】以上のようにして作製したとの半導体レーザは、活性層及び、DC-PBH構造を全て選択成長により作製することで、安定した素子特性が得られている。

) 【0010】一方、常圧MOVPE成長は、減圧成長と

30

3

比較して、例えばJournalof Crystal Growth 145 (1994) p622に示 すように、III族原料の熱拡散効果の利用及び、V族 原料の分解効率の補正をすることで基板面内高均一成長 に優れている。したがって、常圧MOVPE成長を用い て高均一埋め込み成長をすれば、素子特性及び、歩留ま りの更なる向上が期待できる。

[0011]

【発明が解決しようとする課題】ところが、常圧MOV PE成長において減圧成長と同様な成長条件で選択埋め 10 込み成長した場合の問題点は、図3に示すように、電流 ブロック構造部44及び、p-InPクラッド層45の 形状が、InP基板31及び、DH構造部36から成る 下地の形状を反映し、緩やかな凹凸形状を残したまま成 長を続けるため、平坦な形状を実現できないことにあ る。

【0012】具体的には、減圧MOVPE成長(成長圧 力は25Torrから150Torr程度) における I n Pの標準的な成長条件は例えば、成長温度625℃、 成長時のPH₃流量250cc/min、成長速度1. 7μm/hであり、上述した選択埋め込み成長工程にお いても同様の成長条件を採用しているが、この条件で常 圧MOVPEによる選択埋め込み成長を行うと、減圧成 長で得られるような平坦形状が実現できない。

【0013】その理由は、常圧成長での成長中の供給V 族圧が減圧成長と比べて5倍から10倍高く、111族 原料のマイグレーション長が短いためである。

【OO14】したがって、本発明の目的は、常圧MOV PE埋め込み選択成長においても、埋め込み形状の制御 が可能な成膜方法を提供することである。

【〇〇15】また、本発明の他の目的は、かかる成膜方 法を用いた半導体レーザの製造方法を提供することであ

[0016]

【課題を解決するための手段】本発明によれば、III 族元素及びV族元素からなり(100)面及び高次面を 有する化合物半導体層を常圧下で有機金属気相成長させ る成膜方法において、III族原料及びV族原料を供給 し、前記化合物半導体層の成長温度を600℃以下に保 つことにより [] [族原料の表面マイグレーション長を 40 長くした成膜方法が提供される。また、前記成長温度は 575℃~600℃であることが好ましい。さらに、前 記III族原料はInであり、前記V族原料はPである ことが好ましい。

【〇017】また、本発明によれば、III族元素及び V族元素からなり(100)面及び高次面を有する化合 物半導体層を常圧下で有機金属気相成長させる成膜方法 において、V族原料の供給圧力を6.2Torr以下と することにより、111族原料の表面マイグレーション 長を長くしながら前記化合物半導体層を成長させる成膜 50 成できなかった原因は、表面マイグレーション長が短い

方法が提供される。ととで、V族原料の供給圧力は0. 65 Torr程度まで低くすることが好ましい。 さら に、V族原料の供給圧力を6.2Torr以下とすると ともに前記化合物半導体層の成長温度を600℃以下に

保つことが好ましい。

【0018】また、本発明によれば、InP基板上に第 1のマスクを選択的に形成する工程と、前記第1のマス クに覆われていない前記 In P基板上に頂部及び側面部 を有するダブルヘテロ構造部を有機金属気相成長法によ り形成する工程と、前記第1のマスクを除去する工程 と、前記ダブルヘテロ構造部の前記頂部に第2のマスク を形成する工程と、前記第1のマスクに覆われていた前 記InP基板及び前記ダブルヘテロ構造部の前記側面部 上に電流ブロック構造部を常圧下において600℃以下 で有機金属気相成長法により形成する工程とを備える半 導体レーザの製造方法が提供される。かかる半導体レー ザの製造方法は、常圧MOVPE選択埋め込み成長にお いて、ブロック層埋め込み構造部の形状を、III族原 料の表面マイグレーション長を制御することにより所望 20 の形状にするものである。

【0019】表面マイグレーション長を制御する手段と して、成長中の供給V族圧力、成長温度等が挙げられ る。例えば、凹凸形状を平坦に埋め込み成長するために は(311)面等の高次面での成長速度と平坦面である (100) 面での成長速度との差を利用すればよい。 【0020】本発明は、この点に着目したものであり、 図4(a)で示しているように、高次面21での成長速 度が(100)面22での成長速度より充分速ければ、 In P基板23とDH構造部24とから成る凹凸形状2 5のうち、谷の部分が高次面成長により埋まりやすくな る。成長速度の遅い(100)面22のみになれば、そ の後は基板全面で平坦な(100)面成長を続けるた め、最終的に平坦形状が実現できる。

【0021】この成長速度の違いは供給III族原料の 表面マイグレーション長によって決まる。これを図5を 利用して説明する。図5(a)で示しているように、表 面マイグレーション長が長い場合、(100)面26上 に供給された I I I 族原料種27は成長速度の速い高次 面28に取り込まれやすい。

【0022】逆に図5(b)で示しているように表面マ イグレーション長が短い場合、 III 族原料種77は高 次面78に取り込まれる前に成長に寄与することから、 高次面78と(100)面76とでの成長速度の差は小 さくなる。そのため、図4(b)で示すように、高次面 71と(100)面72の成長速度がほぼ等しい場合に は緩やかな凹凸形状を残したまま成長を続けることがわ

【0023】したがって、上述のように減圧成長での成 長条件と同様の成長条件で成長した場合、平坦形状が形

ためである。

【0024】 [] [] 族原料の表面マイグレーション長を 決める要因のひとつに、III族原料と同時に供給され るV族の圧力がある。常圧MOVPE成長では、減圧成 長と比較して供給V族流量が同じ場合、例えば、V族原 料としてのPH3の流量を250cc/min(25T orrから150Torr程度)とすると、成長に寄与 する実効的なV族圧力は5倍から10倍高くなるため、 表面マイグレーション長は短くなる。したがって、表面 マイグレーション長を長くするためにはV族圧力を低く することが望ましく、その手段として供給V族(PH 3) 流量を従来の250cc/min (25Torrか 5150Torr程度)と比べて小流量にすればよい。 【0025】また、V族圧力を低くする別の手段とし て、PH₃の分解効率の温度依存性が大きいことを利用 すればよい。成長温度を低くすれば、PH₃の分解は抑 制されて実効的なV族圧力(P圧)が低くなり、供給V 族(PH₃)流量を小流量にした場合と同様の効果を得 ることができる。

[0026]

【発明の実施の形態】次に、本発明の実施の形態による 有機金属気相成長(MOVPE)による成膜方法、及び これを用いた半導体レーザの製造方法につき、図面を参 照しながら説明する。

【0027】図1を参照すると、活性層を含むダブルへテロ構造部6を選択成長したInP基板1において、該ダブルへテロ構造部6頂上のみに成長阻止のためのSiO、膜をセルフアライン的に形成し、常圧MOVPE炉において電流ブロック構造部14を選択埋め込み成長する。次に該SiO、膜を除去してp-InPクラッド層15を埋め込み成長する。

【0028】図2を使って具体的に説明する。図2 (a) に示すように (100) n-InP基板 1上に厚 さ約100nmのSiO,膜2を常圧CVDにより堆積 させる。次に、図2(b)に示すようにこの堆積させた S i O₂膜2を用いて[011]方向にマスク幅Wm、 開□幅Woのストライプマスク3を通常のフォトリソグ ラフィ法により作製する。マスク幅は1μmから100 μ m、特に 5μ mから 50μ m程度が望ましく、開口幅 は $1 \mu m$ から $5 \mu m$ 、特に $1.5 \mu m$ から $2 \mu m$ 程度が 望ましい。次に、図2 (c)に示すように開口領域4に 多重量子井戸構造(以下「MQW構造」と略す)部5を 含むダブルヘテロ構造(以下「DH構造」と略す)部6 を選択MOVPE成長により作製する。MQW構造部5 のうち、ウエル層7は0.7%圧縮歪み、膜厚5nmの InGaAsP層、バリア層8は膜厚8nm、発光波長 1. 13μmのInGaAsP層で、MQW構造部5の 上下に膜厚60nm、発光波長1.13μmのInGa AsP-SCH層9を配している。次に、図2(d)に 示すようにDH構造部6頂上のみにセルフアライン的に 6

SiO₂マスク10を形成する。次に、図2(e)に示 すようにこのSiOzマスクを利用してp-InP(キ ャリア濃度3×10¹⁷cm⁻³、膜厚0.75μm)1 1、n-InP(キャリア濃度7×10¹⁷cm⁻³、膜厚 O. 7μm) 12、p-InP (キャリア濃度3×10 18 c m-3、膜厚 0. 1 0 μ m) 1 3 を順次、常圧選択M OVPE成長にて形成し、電流ブロック構造部14を作 製する。次に、図2(f)に示すようにSiOzマスク 10を除去した後、p-InPクラッド層15、p⁺-InGaAsコンタクト層16を常圧成長にて形成す る。最後に図2(g)に示すように基板1側、コンタク ト層16側それぞれにn型電極17、p型電極18をそ れぞれ形成してDC-PBH構造19を作製する。 【0029】ブロック層成長の際、その形状を平坦にし たければ、成長中のPH₃流量(V族圧)を通常の流量 と比較して約1/2から1/100に絞る。特に、1/ 10程度が望ましい。例えば、従来の流量が250cc /minならば、25cc/min程度にすればよい。 このとき、高次面での成長速度は(100)面での成長 20 速度と比較して、従来の成長方法では約1.3倍であっ たが、本発明の成長方法を用いれば、約2.5倍速くな る。その結果、図1及び、図3に示すブロック層構造の 最も膜厚の厚い部分(A)141及び、441と最も膜 厚の薄い部分(B) 142及び、442との比「B/ A」は従来の成長方法では0.7程度であったが、本発 明の成長方法により0.9以上と大幅に改善された。逆 に、凹凸形状を残すにはV族圧を高くすることが望まし

【0030】図7に、PH,の供給圧力とブロック層の 傾斜角度との関係を示す。ここで、傾斜角度とは、(1 00)面と高次面との角度を指す。図7に示すように、 PH,の供給圧力を低くするにつれて傾斜角度が大きく なっていることが分かる。傾斜角度が大きい場合、図4 (a)に示すように、成長につれて凹凸形状が収束する ため、最終的に(100)面のみからなる平坦表面が得 られる。尚、図7は、PH3の供給圧力が0.65To rr~6.2Torrの範囲にある場合におけるブロック層の傾斜角度を示すものである。

【0031】本発明の主眼は常圧MOVPE埋め込み選 40 択成長において、ブロック層成長中の供給III族原料 の表面マイグレーション長を制御して所望の埋め込み形 状を実現するととにある。第1の実施例では、平坦形状を実現するためにPH』流量を小流量にして供給V族圧 を低くする手法を取った。V族圧を低くする別の手法として、成長温度を結晶成長が可能な範囲で従来の成長温度と比較して低くする方法がある。V族原料であるPH』の分解効率は温度依存性が大きく、成長温度の低温化によりPH』の分解は抑制され成長に寄与する実効的な V族圧力(P圧)は小さくなる。その結果、III族表 50 面マイグレーション長を長くすることができ、ブロック

層形状の平坦化が実現できる。例えば、従来の成長温度 は625℃から650℃程度が一般的であるが、常圧M OVPE埋め込み選択成長におけるブロック層成長中の 成長温度は600℃以下、特に575℃程度にすればよ い。このとき、PH₁の分解効率は1/10程度になる ため、PH,流量を1/10にした場合と同等の効果を 得ることができる。

【0032】図8に、成長温度とブロック層の傾斜角度 との関係を示す。図8に示すように、600℃以下にな ると傾斜角度が急激に大きくなっていることが分かる。 傾斜角度が大きい場合、図4(a)に示すように、成長 につれて凹凸形状が収束するため、最終的に(100) 面のみからなる平坦表面が得られる。

[0033]

【発明の効果】本発明の効果は、ブロック埋め込み構造 部の形状を自在に制御できるということである。これに より、選択成長技術を用いた半導体レーザの素子特性を 大幅に向上することができるようになる。

【〇〇34】ブロック埋め込み構造部の形状を自在に制 御できる理由は、供給するIII族原料の表面マイグレ 20 14,44 電流ブロック構造部 ーション長を供給V族圧及び、成長温度により制御して いるためである。

【図面の簡単な説明】

【図1】本発明による半導体レーザの断面図である。

【図2】本発明による半導体レーザの製造方法を工程順 に示す図である。

【図3】電流ブロック構造部に生じる凹凸について説明 する図である。

【図4】凹凸形状の平坦化について説明する図である。

【図5】凹凸形状が平坦化される原理について説明する 30 141,441 膜厚A 図である。 *

*【図6】従来の半導体レーザの製造方法を工程順に示す 図である。

【図7】PH』の供給圧力とブロック層の傾斜角度との 関係を示す図である。


【図8】成長温度とブロック層の傾斜角度との関係を示 す図である。

【符号の説明】


- 1, 23, 31、73 InP基板
- 2 SiO,膜
- 10 3 ストライプマスク
 - 4 開□領域
 - 5 MQW構造部
 - 6, 24, 36, 74 DH構造部
 - 7 ウェル層
 - 8 バリア層
 - 9 SCH層
 - 10 SiO₂マスク
 - 11, 13 p-InP
 - 12 n InP
- - 16 p⁺-InGaAsコンタクト部
 - 15, 45 p-InPクラッド層
 - 17 n型電極
 - 18 p型電極
 - 19 DC-PBH構造
 - 21, 28, 71, 78 高次面
 - 22, 26, 72, 76 (100)面
 - 25,75 凹凸形状
 - 27, 77 III 族原料種

 - 142,442 膜厚B


[図1]




【図3】










【図5】





【図4】





【図6】

